首页 > 教程资讯 > 教程详情

GlobalFoundries 详述 FDX Fusion：不用 EUV，瞄准 7nm 级性能，2030 年高产能量产

硬件与数码编辑部小鹿 2026-11-07

文章分享

GlobalFoundries（格芯）FD-SOI 业务部副总裁 Sudipto Bose 近日详细介绍了名为 FDX Fusion 的新工艺。据 Tom's Hardware 11 月 6 日报道，这是一种基于平面 FD-SOI 晶体管、不使用 EUV 光刻的工艺，目标是 7 nm 级性能与 8 nm 级逻辑密度。GlobalFoundries 八年前放弃了 7 nm FinFET 项目，这次是换了一条路线重新尝试。

用 DUV 光刻，走平面路线

7 nm 及以下的先进逻辑通常依赖 FinFET 晶体管和 EUV 设备。据 Bose 介绍，FDX Fusion 采用先进的平面 FD-SOI 晶体管、应变硅衬底和激进的光学图形化方案，使用 DUV 光刻，不需要 EUV 设备和相应的掩模。

代价是晶体管密度明显低于 7 nm 级 FinFET 节点。因此公司把目标定为 8 nm 级逻辑密度，同时在系统层面达到 7 nm 级的功耗与性能。Bose 还解释了为什么叫「7 nm 级」而不是「7 nm」：他说公司衡量成败看的是每瓦 TOPS，而不是芯片面积。

密度、性能与射频目标

逻辑密度

Bose 给出的逻辑密度是每平方毫米 1400 万个门。按两输入 NAND 门含四个晶体管估算，约合每平方毫米 5600 万个晶体管，与三星 8 nm 级节点相当。被问及接触栅极间距和金属间距时，Bose 表示这些数据涉及公司想保护的知识产权，将在首批硅片交付早期客户之后公布。

性能与功耗

FD-SOI 支持自适应体偏置（ABB）。Bose 称，公司的目标是在启用 ABB 的前提下，比当前一代 FDX 性能高 30%，功耗低 40%；标准核心至少提升 20%。

射频

Bose 引用的 fT 和 fmax 均为 500 GHz。他把 FDX Fusion 定位为每波长 100 至 200 Gb 光链路模拟前端的有力选项，但不是在最高端替代硅锗工艺。

目标应用与客户

Bose 列出四类应用：

连接类：Wi-Fi、蓝牙、蜂窝和卫星通信。
微控制器：在边缘端运行片上推理，他举的例子是 Alif Semiconductors。
车载雷达：利用 FDX 在 81 GHz 的表现。
数据中心连接：主要是硅光器件与计算芯片之间负责放大信号的电路，目前这类电路在 GlobalFoundries 用硅锗工艺制造，FDX Fusion 将提供第二种选择。

Bose 称公司不打算面向 CPU。至于 AI 加速器，如果客户提出需求，公司会支持边缘视觉和语音处理，以及模拟存内计算小芯片。他同时表示，首批接洽的十家客户都属于边缘或数据中心连接类。新闻稿点名 BMW、博世、NXP、西门子和特斯拉为汽车和工业客户。Bose 说这些公司多年来一直推动这类工艺，并给出了量产前必须满足的规格。

德累斯顿新设备与成本

FDX Fusion 将在德累斯顿生产，需要新购光刻、沉积、刻蚀和量测设备。Bose 表示会尽量复用前端晶体管工艺的现有设备，复用设备的具体数字稍后公布。

Bose 称，这一工艺会比公司的 22 nm 级 FD-SOI 生产线更复杂，也比 12 nm FinFET 生产线更复杂。他还称，由于不用 EUV 及其昂贵的掩模，运营成本应显著低于 7 nm 或 6 nm；他的内部制造成本目标是低于 8 nm 级 FinFET。

新闻稿还提到与 Soitec 和 CEA-Leti 的衬底合作。Bose 说这属于 FAMES 项目，目的是通过应变硅提高载流子迁移率，Soitec 供应 FD-SOI 晶圆。他强调 FDX Fusion 本身是 GlobalFoundries 基于 22FDX、12 nm 及早期 7 nm 工作自行设计的，不是从 CEA-Leti 授权的节点。

时间表

2027 年中：发布初版 PDK。
2028 年：开始首批客户生产。
2030 年：高产能量产，Bose 称这一时间取决于首批应用和客户。

Bose 说，公司正与主要 EDA 厂商洽谈，预计未来几个月拿到完整的数字、模拟和射频流程。初版 IP 包括标准单元、I/O 和 SRAM，PCIe Gen 4 和 5、LPDDR6、DisplayPort 等复杂接口随后推出，具体顺序取决于哪些应用先放量。Bose 预计在 2028 年初到年中、首批硅片交付客户并获得反馈之后，才能确定下一代节点的时间。